Vektorski procesori Najveći izvor paralelizma su DoAll petlje kako je već definisano u poglavlju o paralelizaciji petlji. Paralelizam tih petlji, ako

Величина: px
Почињати приказ од странице:

Download "Vektorski procesori Najveći izvor paralelizma su DoAll petlje kako je već definisano u poglavlju o paralelizaciji petlji. Paralelizam tih petlji, ako"

Транскрипт

1 Vektorski procesori Najveći izvor paralelizma su DoAll petlje kako je već definisano u poglavlju o paralelizaciji petlji. Paralelizam tih petlji, ako se razmatraju samo zavisnosti po podacima, je srazmeran broju iteracija koje treba izvršiti. Od ukupnog broja instrukcija koji se izvršavaju u programima, veliki procenat čine instrukcije unutrašnjih petlji (inner most loop) ugnježdenih petlji. Ako su te petlje DoAll tipa, uvođenjem veoma paralelnih procesora, nazvanih vektorski procesori, može se postići veliko ubrzanje. Pod istim terminom vektorski procesori se podrazumevaju različite kategorije procesora koje paralelizuju programske petlje koje mogu da se vektorizuju. Petlje koje mogu da se vektorizuju su nešto širi pojam od DoAll petlji. Tek na kraju ovog poglavlja će biti opisano koje su to petlje što se mogu paralelizovati pomoću vektorskih procesora, a da nisu DoAll petlje. Kroz poglavlje će se objašnjavanje rada vektorskih procesora zasnivati uglavnom na DoAll petljama. Pretpostavimo sledeću programsku petlju: Do I = 1,256 E(I) = A(I)*B(8*I)+C(257-I)+D(I); (VP.1.) Svi nizovi sa desne strane jednakosti nalaze se u memoriji. Posmatrajući nizove, to je DoAll petlja, jer su svi elementi svih nizova izračunati pre same petlje. Petlja je međutim DoAccross zbog inkrementiranja indeksa petlje I. Razmotavanjem petlje K puta i ubacivanjem K indeksa petlje koji startuju u petlji od 1 do K-1 se može napraviti da suma iteracionih distanci za sve cikluse u grafu bude K. Kako je K izabrano proizvoljno, transformacijom petlje se ona može učiniti DoAll petljom, time što se indeksi petlje za sve iteracije dostave pre petlje. Suštinski razlog zašto može da se radi ova transformacija je što u vreme prevođenja znamo indeks petlje za svaku iteraciju. Navedimo kôd transformisane petlje za K = 16. I1 = -15; I2 = -14; I3 = -13;... I15 = -1; I16 = 0; DO I = 1,16 I1 = I1+16; I2 = I2+16; I3 = I3+16;... I15 = I15+16; I16 = I16+16; E(I1) = A(I1)*B(8*I1)+C(257-I1)+D(I1); E(I2) = A(I2)*B(8*I2)+C(257-I2)+D(I2); E(I3) = A(I3)*B(8*I3)+C(257-I3)+D(I3);... E(I15) = A(I15)*B(8*I15)+C(257-I15)+D(I15); E(I16) = A(I16)*B(8*I16)+C(257-I16)+D(I16); (VP.2.)

2 ENDLOOP Izračunavanja pomoćnih indeksa I1..I16 ponovo čini ovu petlju DoAccross petljom. Međutim, sada je suma iteracionih distanci 1 u ciklusima grafa proisteklih iz izračunavanja I1..I16. Ovom transformacijom sa uvođenjem pomoćnih indeksa, ako posmatramo limit za brzinu izračunavanja ove petlje, zbog ciklusa u grafu, dobijeno je 16 puta manje ograničenje. Razlog za to je činjenica da se za 16 puta razmotanu petlju, 16 puta pojavljuju operacije zavisne same od sebe u susednoj iteraciji, ali sve sa istim ograničenjem kao što je bilo i za originalno izračunavanje indeksa petlje. U daljem delu se razmatra samo ostatak petlje u kome nema izračunavanja pomoćnih indeksa petlje, jer je pokazano da se može proizvoljno povećavati paralelizam u tom izračunavanju. Načini paralelizacije DoAll petlji Praktično svi vektorski procesori imaju vektorske registre namenjene pamćenju nizova (vektora), tako da se u susednim lokacijama čuvaju elementi niza u redosledu u kome treba da se radi izračunavanje. Takvo ređanje elemenata niza omogućava da se uz vektorske registre dodaju brojači, koji svakog ciklusa adresiraju sledeći element niza, za narednu iteraciju petlje. U primeru 1 je kod nizova B i C redosled elemenata nizova drugačiji od redosleda elemenata tih nizova u memoriji. Zato je neophodno da sprega vektorskog procesora i memorije (data keš) bude realizovana tako, da može da prepakuje elemente nizova (vektora), da bi redosled elemenata bio odgovarajući za izračunavanje (smer ka vektorskom procesoru), odnosno čuvanje u memoriji (smer ka memoriji). Sprega mora da radi ta prebacivanja tokom prenosa podataka u letu, kako bi se minimizovala kašnjenja. Postoje dve osnovne paradigme kako rade vektorski procesori, a koje se međusobno ne isključuju: Chaining (ranije nazivan vector function chaining) i SIMD. Chaining Osnova chaining-a je realizacija pipeline-a koji izvršava deo ili ceo aciklički graf petlje. Ako veličina petlje i rekonfigurabilni hardver omogućavaju da se napravi pipeline tako da se izvrši cela petlja, elementi nizova za operacije slobodne na vrhu i operacije koje za jedan ulaz imaju spreman niz pre početka petlje se inicijalno smeštaju u vektorske registre. Zatim se povezivanjem vektorskih registara sa ulazima odgovarajućih funkcionalnih jedinica za izvršavanje operacija i međusobnim povezivanjem funkcionalnih jedinica u skladu sa grafom petlje postiže pipeline za izvršavanje dela ili celog acikličkog grafa petlje. Zbog kompleksnosti rekonfiguracije i potrebnog broja vektorskih registara u toj logici, broj funkcionalnih elemenata je tipično ispod 10, ali je velika prednost ovakve logike da se svakog ciklusa započinje deo nove iteracije ili čak cela nova iteracija. Vektorski registri imaju n ajmanje dva izlaza (porta za read) i jedan ulaz i njihovim povezivanjem sa odgovarajućim ulazima i izlazima aritmetičkih jedinica se postiže rekonfigurabilnost povezivanja. Startovanje brojača kojim se adresiraju ulazni i izlazni portovi vektorskih registara se obavlja kontrolnim sekvencama, tako da podaci stignu na ulaze funkcionalnih jedinica tačno kada je potrebno. Trenuci starta naravno zavise od broja pipeline stepeni svake jedinice i potrebnih kašnjenja da bi odgovarajući elementi nizova stizali u isto vreme na ulaze funkcionalnih jedinica.

3 Dakle, nema data tokena iako su funkcionalne jedinice povezane pomoću vektorskih registara u skladu sa grafom zavisnosti po podacima za petlju. Istovremena pojava ekvivalenata usaglašenih data tokena za istu iteraciju realizovana je pomoću kontrolne sekvence. Broj lokacija vektorskih registara (m) limitira broj iteracija koje mogu da budu u takvom pipeline-u. Ako je ukupan broj potrebnih iteracija veći od broja lokacija u vektorskim registrima, pipeline rekonfigurabilne logike se prvo puni sa prvih m elemenata nizova u skladu sa redosledom u kome treba da se radi izračunavanje. Zatim se u kvantima radi po m iteracija tako što se vektorski registri pune novim elementima. Petlja (VP.1.) bi za slučaj da je m=128 bila realizovana na sledeći način: Do I = 1,128 E(I) = A(I)*B(8*I)+C(257-I)+D(I); (VP.3.) Do I = 129,256 E(I) = A(I)*B(8*I)+C(257-I)+D(I); Između ove dve petlje bi se radilo pražnjenje vektorskog registra koji čuva Vektor (niz) E i pamćenje tog sadržaja u memoriji. Zatim bi se napunili vektorski registri sa preostalim elementima vektora A,B,C i D u redosledima koji odgovaraju samom računanju iz druge petlje. Odgovarajuće prepakivanje redosleda uvek radi jedinica za spregu vektorskog procesora sa memorijom. Na Sl. 1. je prikazano kako bi izgledalo izvršavanje prve od dve petlje iz (VP.3.). Pritom neće biti prikazani oni pokazivači (brojači) portova za punjenje i pražnjenje vektorskih registara u interakciji sa memorijom preko sprege. U slučaju petlje iz ovog primera, vektorskim registrima je potreban samo po 1 port za čitanja zbog grafa petlje. Pokazivači (brojači) za adresiranje su prikazani strelicama u početnim položajima, a strelice okrenute naviše pokazuju položaj pokazivača za čitanje elemenata vektorskih registara, a strelice okrenute nadole položaj pokazivača za upis. Vektorski registri se konfiguracijom veza preko portova vektorskih registara postavljaju na sve ulaze i sve izlaze funkcionalnih jedinica. Oni mogu da se povežu na proizvoljnu funkcionalnu jedinicu i tako se formiraju veze u skladu sa grafom zavisnosti petlje. Njihovi pokazivači/brojači inicijalno imaju položaj na početku vektorskog registra i započinju pomeranje u skladu sa kontrolnom sekvencom. Na primeru izlaza iz množača i sabirača označenih sa * i +one, podaci za istu iteraciju ne stižu u istom trenutku, zbog razlike u broju pipeline stepeni množača i sabirača. Početak pomeranja pokazivača za upis u vektorske registre označene sa * i + je usklađen kontrolnom sekvencom sa pojavom prvog rezultata na izlazu iz množača, odnosno sabirača. Međutim, u trenutku kada je upisan prvi rezultat sabirača, množač još nije izbacio nijedan rezultat u vektorski registar *, zbog razlike u broju pipeline stepeni množača i sabirača. Zato pomeranje pokazivača za upis u vektorski registar * na izlazu množača kreće dva ciklusa kasnije nego pomeranje pokazivača za upis u vektorski registar + na izlazu sabirača. U dinamičkoj dataflow mašini bi se tražilo da data tokeni budu usklađeni i po vrednosti frame-a. U slučaju chaining-a, kontrolna sekvenca zakašnjava čitanje vektorskog registra + za dva ciklusa, da bi se usaglasili ulazi na +two sabiraču, tako da pripadaju istoj iteraciji. Kako se lokacije vektorskih registara ponašaju kao pipeline registri, čitanje mora da krene najranije jedan ciklus posle upisa u lokaciju vektorskog registra. Čitanje vektorskih registara * i + kreće u istom trenutku, a isprekidanim strelicama okrenutim nadole na registrima * i + je pokazano gde se u tom trenutku nalaze pokazivači za upis u

4 lokacije tih vektorskih registara. Dakle, ovde je sačekivanje data tokena iz istog frame-a dataflow mašine zamenjeno sa usklađivanjem trenutaka čitanja pomoću pokazivača na port za čitanje vektorskog registra. Ovo usklađivanje je moguće, jer se kašnjenja zavisnosti (odnosno broj stepeni u pipeline-u) znaju u vreme prevođenja, pa kompajler može da isplanira sekvencu. Sl. 1. Izvršavanje prve od dve petlje iz primera (VP.3.) Chaining je u osnovi primena softverske protočnosti na DoAll petlju tako da se cela petlja ili deo petlje izvršava efektivno za 1 ciklus, kada je jednom napunjen pipeline rekonfigurabilne logike. Osnovni izvor

5 paralelizma je pipeline koji imitira deo grafa ili ceo graf zavisnosti po podacima za petlje. Kompleksnost rekonfiguracije pomoću vektorskih registara ograničava broj funkcionalnih jedinica i vektorskih registara, a samim tim veličinu grafa petlje, čije se cele iteracije mogu izvršavati u jednom pipeline-u. Dalje će biti objašnjen koncept kako se radi chaining, kada cela petlja ne može da stane u pipeline. Pođimo od primera DoAll petlje čiji je graf dat Sl. 2. Pretpostavimo radi jednostavnosti da vektorski registri imaju dovoljno lokacija da mogu u njih da stanu vektori za sve iteracije. Takođe, pretpostavimo da su funkcionalne jedinice univerzalne. Ograničenje je broj funkcionalnih jedinica u rekonfigurabilnoj logici i broj vektorskih registara. Pretpostavimo da je broj funkcionalnih jedinica 4 i da je broj vektorskih registara 10. Graf celokupne petlje na delu a. Sl. 2. bi zahtevao 8 funkcionalnih jedinica i ukupno 13 vektorskih registara da bi se mogao uraditi u jedinstvenom pipeline-u. Kako ne postoji toliki broj resursa koji mogu da učestvuju u konfiguracionoj logici, mora se izvršavanje iteracije u opštem slučaju nekako podeliti na dve ili više iteracija. U ovom slučaju može u dve iteracije. a. Graf originalne petlje b. Podgraf prvog dela petlje koji c. Podgraf ostatka petlje je data ready (prvi se izvršava u VP) (mora posle završetka prvog dela petlje) Sl. 2. Izvršavanje iteracija petlje na vektorkom procesoru kada nije moguće staviti sve operacije u jedan pipeline. Nedostatak resursa se rešava tako što se iz grafa petlje odvoji podgraf grafa petlje slobodan na vrhu (data ready) za koji postoji dovoljno resursa u vektorskom procesoru da se uradi u jedinstvenom pipeline-u. Tada se urade sve iteracije za takav podgraf i zapamte vrednosti svih potrebnih rezultata tog

6 podgrafa u vektorskim registrima. Primer takvog podgrafa je dat u delu b. Sl. 2. Nakon izvršavanja tog podgrafa, mogu se osloboditi svi vektorski registri izuzev onih koji čuvaju rezultate operacija 1 i 4 iz svih iteracija. Dakle, u fazi izračunavanja podgrafa sa dela slike b. bilo je potrebno 7 vektorskih registara, a nakon izvršavanja podgrafa se oslobađa 5. Rezultat operacija 0 se u vektorskim registrom na izlazu jedinice koja izvršava tu operaciju distribuira putem dva read porta prema operacijama 1 i 2! Podgraf ostatka petlje se izvršava korišćenjem 8 vektorskih registara i 4 funkcionalne jedinice povezanih u skladu sa podgrafom. Inicijalno moraju da budu napunjeni vektorski registri za operande operacija 3. Ujedno, ostaju popunjeni vektorski registri sa rezultatima operacija 1 i 4 iz prvog podgrafa, a konfiguracijom se podešava da jedan njihov port bude vezan za ulaz aritmetičkih jedinica koje izvršava operaciju 5, odnosno 6. Završetkom izvršavanja podgrafa ostatka petlje se obavi cela petlja. Chaining je bio ključni mehanizam kojim su se vektorizovale petlje kod CRAY računara. Danas je chaining manje zastupljen od SIMD načina paralelizacije petlje. Veoma često je punjenje i pražnjenje vektorskih registara u interakciji sa memorijom znatno sporije od samog izvršavanja koda petlji. Zato je veoma važno organizovati te prenose podataka da se veoma brzo odvijaju. SIMD vektorski procesori Današnji vektorski procesori uglavnom koriste SIMD koncept. Logika SIMD koncepta je da podgraf koji se radi za sve iteracije u jednom koraku bude samo jedna instrukcija slobodna na vrhu, tj. data ready, u grafu petlje. Ona se prvo izvršava za sve iteracije i ukloni se iz grafa petlje. Njeni rezultati se čuvaju u vektorskim registrima! Zahvaljujući ovakvom konceptu, pojednostavljuje se kontrolna sekvenca, i takva obrada se može predstaviti kao elementarna vektorska instrukcija. Programer minimalno treba da poznaje funkcionisanje vektorskog procesora, jer vektorska instrukcija obavi kompletno sekvenciranje. Jedino što programer mora da isplanira je zauzeće vektorskih registara. Da bi ovo imalo smisla, neophodno je da se po ciklusu može započinjati jako veliki broj istovetnih instrukcija. Odatle potiču i naziv Single Instruction Multiple Data i skraćenica SIMD. Već je napomenuto da glavni problem kod vektorskih procesora predstavlja usko grlo ka memoriji. Da bi se taj problem rešio, stalno je povećavana širina magistrale između SIMD vektorskih procesora i data keš memorije. U Intel seriji procesora, ona se povećavala od 128, preko 256 do 512 bita. Elementi nizova (vektora) su istog tipa i samim tim zauzimaju isti broj bita u delovima reči od 512 bita. Kako oni u memoriji postoje na sukcesivnim lokacijama, u 512 bita su se može smestiti 8 64-bitnih elemenata niza, ili bitnih, ili ili 64 8bitna podatka za ulaz u SIMD izračunavanje. Ako je potrebno prepakivanje podataka u nizu, kao u slučaju vektora C iz primera petlje (VP.1.), to obavlja interfejs između data keša i SIMD procesora. U današnjim SIMD procesorima se reči data keša, ako nema konverzije u interfejsu, direktno pamte u lokacijama vektorskih registara. Osnovna ideja je da se nad takvom širokom reči radi paralelna SIMD obrada nad svim elementima u reči. Koncept je zasnovan na činjenici da za većinu aritmetičkih i logičkih operacija je potreban veoma sličan hardver da se uradi operacija nad bitnih reči ili nad npr bitnih podataka. Za takvo istovremeno izračunavanje nad svim elementima u širokom registru se koristi termin SWAR (SIMD Within A Register). SWAR aritmetičko-logičke jedinice moraju da se

7 prilagođavaju broju bita elemenata niza, na osnovu informacije dostavljene vektorskom procesoru kroz vektorsku instrukciju. Koristi se zato i termin polimorfizam u hardveru, jer se aritmetičke jedinice prilagođavaju dostavljenom tipu podataka elemenata vektora. Broj nizova (vektora) koje je potrebno čuvati u SWAR registrima je manji nego u slučaju chaining-a, jer za jednu instrukciju je neophodno najviše 3 niza, a eventualno je potrebno pričuvati još poneki niz za kasnije vektorske instrukcije. Kao posledica, često se celim nizovima (za sve iteracije vektorizovane petlje) može alocirati skup raspoloživih vektorskih SWAR registara. Broj ciklusa izračunavanja cele vektorske instrukcije je zavisan od broja iteracija originalne petlje N (dužine vektora), tipa podataka (broja bita) elemenata niza b i širine reči SWAR vektorskih registara W. Ako zanemarimo cikluse punjenja pipeline-a i pretpostavimo da je W deljivo sa b (što je uvek slučaj), može se odrediti orijentaciono koliko ciklusa traje izračunavanje vektorske instrukcije. Tada orijentaciono važi: N Br. Ciklusa = (VP.4) W/b U izrazu se vidi da poslednji SWAR registar ne mora da bude popunjen do kraja elementima niza. Očigledno je da u hardveru mora da postoji rešenje i za delimično korišćenje SWAR registara, ali se u ovom poglavlju neće detaljnije razmatrati taj problem. Kako ne postoji nikakav problem da paralelno radi više banki SWAR registara i njima pridruženih aritmetičkih jedinica, može se dodatno smanjiti broj ciklusa. Ako se broj banki i aritmetičkih jedinica poveća npr. 16 puta, tada (VP.4) postaje: N Br. Ciklusa = 16* W/b (VP.5) Pretpostavimi da originalna petlja ima uslovnih grananja u iteraciji. Tada se nad elementima niza spakovanim u SWAR registar moraju obavljati različite operacije i rezultati upakovati nazad u SWAR registre. Taj naizgled nerešivi problem se rešava pomoću predikatskog izvršavanja (negde to zovu maske). Predikatska logička jedinica treba da izračuna predikate za obradu svih elemenata niza unapred i da radi IF konverziju na osnovu izračunatih predikata. Predikatska ALU (PLU) ima promenljivu širinu magistrale za predikate, jer SWAR registri mogu da sadrže različit broj elemenata niza! Pored predikatske ALU postoji i registarska memorija za predikate, predikatski registarski file (PRF), tako da se mogu pamtiti u njoj predikati za različite SWAR registre istog niza. Širina tih registara PRF je jednaka W/b, za elemente niza sa najmanjim mogućim b koje je podržano. Osim toga, mogu se pamtiti predikati regionskih čvorova svake originalne iteracije i logičkim operacijama nad predikatima, formirati predikati novih regionskih čvorova za petlje sa više grananja i spojeva. Zato je neophodan PLU. Vektorski procesori su inicijalno primarno pravljeni za floating point operacije. Danas podržavaju i floating point i sve ostale operacije. Interfejs sa magistralom širine 512 bita u današnjoj tehnologiji je

8 smanjio problem sporosti prenosa podataka iz data keša, pa su je postalo isplativo uraditi značajne dodatne paralelizacije sa više SWAR registara i SWAR ALU jedinica. Umnožavanje svih jedinica izuzev integer množača i svih floating point jedinica ne zauzima veliku površinu na integrisanom kolu. Umnožavanje se radi u trakama (lane) i unutar traka pomoću banaka. Svaka traka ima više vektorskih registarskih memorija SWAR tipa (VRF) sa pridruženim SWAR integerskim ALU i predikatskim ALU jedinicama (PLU) i predikatskim registrima (PRF). Banke su međusobno povezane preko mreže za povezivanje bez blokade (crossbar Xbar), međusobno, na floating point zajedničke SWAR jedinice i integer SWAR množač. Sl. 3. Traka Hwacha procesora sa 4 banke

9 Jedan primer organizacije vektorskog procesora poslednje generacije je primer Hwacha eksperimentalnog vektorskog procesora, koji se razvija od godine na Univerzitetu Berkley. Njegova organizacija je prikazana na Sl. 3., gde su prikazane 4 banke unutar jedne trake. VPU je interfejsni deo za sve 4 banke iz trake. Floating point zajedničke SWAR jedinice i integer SWAR množač su skoncentrisani u dve grupe zajedničkih jedinica za traku od kojih samo jedna jedinica iz grupe može da pristupa Xbaru za podatke. Svaka od banaka ima sve što je neophodno za autonomno SWAR izračunavanje, dokle god ne zahteva zajedničke jedinice. Orijentacioni broj ciklusa za izračunavanje vektorske instrukcije unutar jedne trake je dato sa: N Br. Ciklusa = (VP.6) 4 * W/b U slučaju Hwacha mašine W je samo 128, jer poenta realizacije te mašine nisu bile performanse, već novi koncepti. U osnovi, to je 4 * SWAR SIMD paralelizam. Kada je u pitanju floating point obrada, po traci ostaje izraz (VP.4), zbog ograničenja u broju izvršnih jedinica. Trake su umnožene u današnjim vektorskim procesorima tako da se dodatno uvećava paralelizam izvršavanja DoAll petlji. Hwacha ima 4 trake i to je tipična vrednost za današnje vektorske procesore. Trake imaju zajedničku interfejsnu jedinicu prema data kešu. Dok se u jednu traku Hwacha unose reči ili pamte rezultati od 128 bita, u ostalim trakama može da se radi izračunavanje na bazi sadržaja VRF. Za Hwacha mašinu dakle važi orijentacioni izraz (VP.5) za integer vektorske operacije jer u svim trakama ima upravo 16 banaka. Na Sl. 4. su pokazani rezultati izvršavanja benčmark programa na procesorima sa različitim brojem traka. Rezultati pokazuju da skoro linearno raste brzina obrade na današnjim vektorskim procesorima u kojima su reči širine 512 bita za veoma velike nizove i da interfejsna brzina sa takvom širinom reči nije više značajan ograničavajući faktor. Sl. 4. Porast brzine izvršavanja sa porastom broja traka za benchmark programe

10 Intel je sukcesivno za vektorski procesor u poslednjoj deceniji uvodio SWAR reči veličine 128, 256 i 512 bita i za svaku veličinu reči je pravio nove vektorske instrukcije. Tako su se namnožile vektorske instrukcije, ali i hardver koji treba da podržava kompatibilnost za kod vektorskih procesora unazad. Na projektu Hwacha procesora je postignuto da se uradi virtuelizacija hardvera vektorskog procesora uz davanje konfiguracionih informacija kompajleru. Tako se postiže da se sa istim instrukcijama u programima pokriju sve širine SWAR reči i svaki broj traka ne mora menjati kod zbog kompatibilnosti sa novijim i sve moćnijim generacijama vektorskih procesora. Metoda paralelizacije komponenti jake povezanosti kod petlji omogućava da se komponente jake povezanosti iz grafa petlje, a koje se sastoje od samo jedne instrukcije koja ne zavisi sama od sebe, izvršavaju na vektorskom procesoru. Instrukcije u komponentama jake povezanosti koje imaju više instrukcija, ili jednu instrukciju koja zavisi sama od sebe, treba da se izvršavaju na skalarnom procesoru. Tada mora da se poštuje redosled izvršavanja u skladu sa grafom parcijalnog uređenja komponenti jake povezanosti. Dakle, vektorski procesori se mogu koristiti i za delove DoAccross petlji. Osim toga, postoji i redak slučaj kako se mogu kompletno vektorizovati DoAccross petlje koje na kritičnom ciklusu u grafu petlje imaju sumu iteracionih distanci k, gde k nije mali broj. Tada se može petlja razbiti na petlje sa k-1 iteracijom, koje se tada ponašaju kao DoAll, jer se zbog ograničenog broja iteracija nije zatvorio nijedan ciklus. Tih k-1 iteracija se mogu izvršiti u SWAR modu, a zatim se dobijeni rezultat operacije koja zatvara ciklus u grafu uzima kao ulaz za sledećih k-1 iteracija u SWAR modu. Ovo liči na ramotavanje k-1 iteracije i dobijanje razmotane (SWAR) petlje koja je sa sumom iteracionih distanci 1 na kritičnom ciklusu. Tako se rade po k-1 iteracija u svakom koraku i dobija paralelizam srazmeran sa k, zato što je DoAccross petlja već imala značajan paralelizam u grafu! Sa uspehom virtuelizacije hardvera vektorskih procesora će se postići da rastu performanse izvršavanja koda na vektorskim procesorima bez izmene vektorskih instrukcija, pa će se znatno povećati broj programera koji koristi vektorske instrukcije.

13E114PAR, 13S113PAR DOMAĆI ZADATAK 2018/2019. Cilj domaćeg zadatka je formiranje petlje softverske protočnosti za minimalni broj ciklusa.

13E114PAR, 13S113PAR DOMAĆI ZADATAK 2018/2019. Cilj domaćeg zadatka je formiranje petlje softverske protočnosti za minimalni broj ciklusa. 13E114PAR, 13S113PAR 29.04.2019. DOMAĆI ZADATAK 2018/2019. Cilj domaćeg zadatka je formiranje petlje softverske protočnosti za minimalni broj ciklusa. U okviru svake grupe data je doall ili doacross petlja

Више

P11.3 Analiza zivotnog veka, Graf smetnji

P11.3 Analiza zivotnog veka, Graf smetnji Поједностављени поглед на задњи део компајлера Међурепрезентација (Међујезик IR) Избор инструкција Додела ресурса Распоређивање инструкција Инструкције циљне архитектуре 1 Поједностављени поглед на задњи

Више

Algoritmi i arhitekture DSP I

Algoritmi i arhitekture DSP I Univerzitet u Novom Sadu Fakultet Tehničkih Nauka Katedra za računarsku tehniku i međuračunarske komunikacije Algoritmi i arhitekture DSP I INTERNA ORGANIACIJA DIGITALNOG PROCESORA A OBRADU SIGNALA INTERNA

Више

IV Spekulativno I predikatsko izvršavanje

IV Spekulativno I predikatsko izvršavanje Instrukcijski nivo paralelizma 42 Spekulativno izvršavanje 4. Spekulativno izvršavanje Pod spekulativnim izvršanjem podrazumevamo izvršavanje operacije unapred, uprkos tome što možda nije uopšte trebala

Више

IV Spekulativno I predikatsko izvršavanje

IV Spekulativno I predikatsko izvršavanje Instrukcijski nivo paralelizma 42 Spekulativno izvršavanje 4. Spekulativno izvršavanje Pod spekulativnim izvršanjem podrazumevamo izvršavanje operacije, koja možda nije uopšte morala da se izvrši. Pritom,

Више

P2.1 Projektovanje paralelnih algoritama 1

P2.1 Projektovanje paralelnih algoritama 1 Projektovanje paralelnih algoritama I Uvod Osnove dinamičke paralelizacije 1 Primer: Fibonačijev niz Primer rekurz. računanja Fibonačijevih brojeva: F 0 = 0; F 1 = 1; F i = F i -1 + F i -2 za i 2 Algoritam

Више

Funkcije predavač: Nadežda Jakšić

Funkcije predavač: Nadežda Jakšić Funkcije predavač: Nadežda Jakšić funkcije delovi programa koji izvršavaju neki zadatak, celinu; dele na ugrađene, korisničke i main funkciju ugrađene funkcije printf,scanf... da bi se one izvršile potrebno

Више

LAB PRAKTIKUM OR1 _ETR_

LAB PRAKTIKUM OR1 _ETR_ UNIVERZITET CRNE GORE ELEKTROTEHNIČKI FAKULTET STUDIJSKI PROGRAM: ELEKTRONIKA, TELEKOMUNIKACIJE I RAČUNARI PREDMET: OSNOVE RAČUNARSTVA 1 FOND ČASOVA: 2+1+1 LABORATORIJSKA VJEŽBA BROJ 1 NAZIV: REALIZACIJA

Више

Microsoft Word - 11 Pokazivaci

Microsoft Word - 11 Pokazivaci Pokazivači U dosadašnjem radu smo imali prilike da koristimo promenljive koje smo deklarisali na početku nekog bloka. Prilikom deklaracije promenljiva dobija jedinstveni naziv i odgovarajući prostor u

Више

Увод у организацију и архитектуру рачунара 1

Увод у организацију и архитектуру рачунара 1 Увод у организацију и архитектуру рачунара 2 Александар Картељ kartelj@matf.bg.ac.rs Напомена: садржај ових слајдова је преузет од проф. Саше Малкова Увод у организацију и архитектуру рачунара 2 1 Секвенцијалне

Више

ELEKTROTEHNIČKI FAKULTET, UNIVERZITET U BEOGRADU KATEDRA ZA ELEKTRONIKU UVOD U ELEKTRONIKU - 13E041UE LABORATORIJSKA VEŽBA Primena mikrokontrolera

ELEKTROTEHNIČKI FAKULTET, UNIVERZITET U BEOGRADU KATEDRA ZA ELEKTRONIKU UVOD U ELEKTRONIKU - 13E041UE LABORATORIJSKA VEŽBA Primena mikrokontrolera ELEKTROTEHNIČKI FAKULTET, UNIVERZITET U BEOGRADU KATEDRA ZA ELEKTRONIKU UVOD U ELEKTRONIKU - 13E041UE LABORATORIJSKA VEŽBA Primena mikrokontrolera CILJ VEŽBE Cilj ove vežbe je da se studenti kreiranjem

Више

Техничко решење: Метода мерења реактивне снаге у сложенопериодичном режиму Руководилац пројекта: Владимир Вујичић Одговорно лице: Владимир Вујичић Аут

Техничко решење: Метода мерења реактивне снаге у сложенопериодичном режиму Руководилац пројекта: Владимир Вујичић Одговорно лице: Владимир Вујичић Аут Техничко решење: Метода мерења реактивне снаге у сложенопериодичном режиму Руководилац пројекта: Владимир Вујичић Одговорно лице: Владимир Вујичић Аутори: Иван Жупунски, Небојша Пјевалица, Марјан Урекар,

Више

Generated by Foxit PDF Creator Foxit Software For evaluation only. Operativni sistem U računarstvu, operativni sistem (OS

Generated by Foxit PDF Creator Foxit Software   For evaluation only. Operativni sistem U računarstvu, operativni sistem (OS Operativni sistem U računarstvu, operativni sistem (OS) je kompleksan programski sistem koji kontroliše i upravlja uređajima i računarskim komponentama i obavljanje osnovne sistemske radnje. Operativni

Више

Zbirka resenih zadataka iz arhitekture racunara

Zbirka resenih zadataka iz arhitekture racunara Ј. ЂОРЂЕВИЋ, З. РАДИВОЈЕВИЋ, М. ПУНТ, Б. НИКОЛИЋ, Д. МИЛИЋЕВ, Ј. ПРОТИЋ, А. МИЛЕНКОВИЋ АРХИТЕКТУРА И ОРГАНИЗАЦИЈА РАЧУНАРА ПРЕКИДИ, МАГИСТРАЛА И УЛАЗ/ИЗЛАЗ ЗБИРКА РЕШЕНИХ ЗАДАТАКА Београд 2013. i САДРЖАЈ

Више

Nastavna cjelina: 1. Jezik računala Kataloška tema: 1.1. Bit 1.2. Brojevi zapisani četvorkom bitova Nastavna jedinica: 1.1. Bit   1.2. Brojevi zapisan

Nastavna cjelina: 1. Jezik računala Kataloška tema: 1.1. Bit 1.2. Brojevi zapisani četvorkom bitova Nastavna jedinica: 1.1. Bit   1.2. Brojevi zapisan Nastavna cjelina: 1. Osnove IKT-a Kataloška tema: 1.6. Paralelni i slijedni ulazno-izlazni pristupi računala 1.7. Svojstva računala Unutar računala podatci su prikazani električnim digitalnim signalima

Више

Celobrojno programiranje Rešavamo sledeći poblem celobrojnog programiranja: min c T x Ax = b x 0 x Z n Gde pretpostavljamo da je A celobrojna matrica

Celobrojno programiranje Rešavamo sledeći poblem celobrojnog programiranja: min c T x Ax = b x 0 x Z n Gde pretpostavljamo da je A celobrojna matrica Celobrojno programiranje Rešavamo sledeći poblem celobrojnog programiranja: min c T x Ax = b x 0 x Z n Gde pretpostavljamo da je A celobrojna matrica dimenzije m n, b Z m, c Z n. Takođe, očekuje se da

Више

6-8. ČAS Celobrojno programiranje Rešavamo sledeći poblem celobrojnog programiranja: Gde pretpostavljamo da je A celobrojna matrica dimenzije,. Takođe

6-8. ČAS Celobrojno programiranje Rešavamo sledeći poblem celobrojnog programiranja: Gde pretpostavljamo da je A celobrojna matrica dimenzije,. Takođe 6-8. ČAS Celobrojno programiranje Rešavamo sledeći poblem celobrojnog programiranja: Gde pretpostavljamo da je A celobrojna matrica dimenzije,. Takođe, očekuje se da su koordinate celobrojne. U slučaju

Више

Орт колоквијум

Орт колоквијум Испит из Основа рачунарске технике - / (6.6.. Р е ш е њ е Задатак Комбинациона мрежа има пет улаза, по два за број освојених сетова тенисера и један сигнал који одлучује ко је бољи уколико је резултат

Више

Орт колоквијум

Орт колоквијум II колоквијум из Основа рачунарске технике I - 27/28 (.6.28.) Р е ш е њ е Задатак На улазе x, x 2, x 3, x 4 комбинационе мреже, са излазом z, долази четворобитни BCD број. Ако број са улаза при дељењу

Више

ДРУШТВО ФИЗИЧАРА СРБИЈЕ МИНИСТАРСТВО ПРОСВЕТЕ И СПОРТА РЕПУБЛИКЕ СРБИЈЕ Задаци за републичко такмичење ученика средњих школа 2006/2007 године I разред

ДРУШТВО ФИЗИЧАРА СРБИЈЕ МИНИСТАРСТВО ПРОСВЕТЕ И СПОРТА РЕПУБЛИКЕ СРБИЈЕ Задаци за републичко такмичење ученика средњих школа 2006/2007 године I разред ДРУШТВО ФИЗИЧАРА СРБИЈЕ МИНИСТАРСТВО ПРОСВЕТЕ И СПОРТА РЕПУБЛИКЕ СРБИЈЕ Задаци за републичко такмичење ученика средњих школа 006/007 године разред. Електрични систем се састоји из отпорника повезаних тако

Више

Inženjering informacionih sistema

Inženjering informacionih sistema Fakultet tehničkih nauka, Novi Sad Inženjering informacionih sistema Dr Ivan Luković Dr Slavica Kordić Nikola Obrenović Milanka Bjelica Dr Jelena Borocki Dr Milan Delić UML UML (Unified Modeling Language)

Више

_sheets.dvi

_sheets.dvi Zavod za elektroniku, mikroelektroniku, 28. studenog 2008. računalne i inteligentne sustave 2. me duispit iz Arhitekture računala 2, teorijski dio 1. Koja komponenta modernih računala nije bila prisutnau

Више

Испит из Основа рачунарске технике OO /2018 ( ) Р е ш е њ е Задатак 5 Асинхрони RS флип флопреализован помоћу НИ кола дат је на следећ

Испит из Основа рачунарске технике OO /2018 ( ) Р е ш е њ е Задатак 5 Асинхрони RS флип флопреализован помоћу НИ кола дат је на следећ Испит из Основа рачунарске технике OO - 27/2 (9.6.2.) Р е ш е њ е Задатак 5 Асинхрони RS флип флопреализован помоћу НИ кола дат је на следећој слици: S Q R Q Асинхрони RS флип флопреализован помоћу НИ

Више

OPIS RAČUNARSKOG SISTEMA Računarski sistem se sastoji od procesora, operativne memorije, tajmera i terminala. Sve komponente računarskog sistema su me

OPIS RAČUNARSKOG SISTEMA Računarski sistem se sastoji od procesora, operativne memorije, tajmera i terminala. Sve komponente računarskog sistema su me OPIS RAČUNARSKOG SISTEMA Računarski sistem se sastoji od procesora, operativne memorije, tajmera i terminala. Sve komponente računarskog sistema su međusobno povezane preko sistemske magistrale. Tajmer

Више

Microsoft PowerPoint - PRI2014 KORIGOVANO [Compatibility Mode]

Microsoft PowerPoint - PRI2014 KORIGOVANO [Compatibility Mode] 1. Broj bitova koji se jednovremeno prenosi i obrađuje unutar procesora naziva se: a) radni takt b) procesorski kod c) procesorska reč d) procesorski takt 1. Broj bitova koji se jednovremeno prenosi i

Више

PROMENLJIVE, TIPOVI PROMENLJIVIH

PROMENLJIVE, TIPOVI PROMENLJIVIH PROMENLJIVE, TIPOVI PROMENLJIVIH Šta je promenljiva? To je objekat jezika koji ima ime i kome se mogu dodeljivati vrednosti. Svakoj promenljivoj se dodeljuje registar (memorijska lokacija) operativne memorije

Више

Grafovi 1. Posmatrajmo graf prikazan na slici sa desne strane. a) Odrediti skup čvorova V i skup grana E posmatranog grafa. Za svaku granu posebno odr

Grafovi 1. Posmatrajmo graf prikazan na slici sa desne strane. a) Odrediti skup čvorova V i skup grana E posmatranog grafa. Za svaku granu posebno odr Grafovi 1. Posmatrajmo graf prikazan na slici sa desne strane. a) Odrediti skup čvorova V i skup grana E posmatranog grafa. Za svaku granu posebno odrediti njene krajeve. b) Odrediti sledeće skupove: -

Више

Испит из Основа рачунарске технике OO /2018 ( ) Р е ш е њ е Задатак 5 Асинхрони RS флип флопреализован помоћу НИЛИ кола дат је на след

Испит из Основа рачунарске технике OO /2018 ( ) Р е ш е њ е Задатак 5 Асинхрони RS флип флопреализован помоћу НИЛИ кола дат је на след Испит из Основа рачунарске технике OO - / (...) Р е ш е њ е Задатак Асинхрони RS флип флопреализован помоћу НИЛИ кола дат је на следећој слици: S R Асинхрони RS флип флопреализован помоћу НИЛИ кола је

Више

Техничко решење: Софтвер за симулацију стохастичког ортогоналног мерила сигнала, његовог интеграла и диференцијала Руководилац пројекта: Владимир Вуји

Техничко решење: Софтвер за симулацију стохастичког ортогоналног мерила сигнала, његовог интеграла и диференцијала Руководилац пројекта: Владимир Вуји Техничко решење: Софтвер за симулацију стохастичког ортогоналног мерила сигнала, његовог интеграла и диференцијала Руководилац пројекта: Владимир Вујичић Одговорно лице: Владимир Вујичић Аутори: Велибор

Више

Logicko projektovanje racunarskih sistema I

Logicko projektovanje racunarskih sistema I POKAZNA VEŽBA 10 Strukture za računanje Potrebno predznanje Urađena pokazna vežba 8 Poznavanje aritmetičkih digitalnih sistema i aritmetičko-logičkih jedinica Osnovno znanje upravljačkih jedinica digitalnih

Више

Zadatak T=5: Jedinica WBSD propušta vred Potiče iz polja Rwb.LMD Signal Rwb.WRLMD izaziva propuštanje ove vrednosti 2. Vrednost 0000

Zadatak T=5: Jedinica WBSD propušta vred Potiče iz polja Rwb.LMD Signal Rwb.WRLMD izaziva propuštanje ove vrednosti 2. Vrednost 0000 Zadatak 2.1 1. T=5: Jedinica WBSD propušta vred 0000 0003 Potiče iz polja Rwb.LMD Signal Rwb.WRLMD izaziva propuštanje ove vrednosti 2. Vrednost 0000 0003 koja je pročitana u taktu 5 (prethodno pitanje)

Више

Орт колоквијум

Орт колоквијум I колоквијум из Основа рачунарске технике I - надокнада СИ - 008/009 (10.05.009.) Р е ш е њ е Задатак 1 a) Пошто постоје вектори на којима се функција f не јавља и вектори на којима има вредност један,

Више

zad_6_2.doc

zad_6_2.doc .. S- i S- komunikacioni standardi Zadatak. Pomoću MX i čipa, potrebno je realizovati konvertor S- na S-. MX ima raspored pinova kao na slici..,0μf +V +V ULZ V CC T IN T IN OUT IN T OUT 0 9 OUT IN T OUT

Више

Упутство за пријављивање испита путем интернета Да би студент могао да пријави испит путем интернета мора прво да се пријави. Пријављивање се врши у п

Упутство за пријављивање испита путем интернета Да би студент могао да пријави испит путем интернета мора прво да се пријави. Пријављивање се врши у п Упутство за пријављивање испита путем интернета Да би студент могао да пријави испит путем интернета мора прво да се пријави. Пријављивање се врши у посебном дијалог-прозору до кога се долази линком есервис

Више

Microsoft Word - SIORT1_2019_K1_resenje.docx

Microsoft Word - SIORT1_2019_K1_resenje.docx I колоквијум из Основа рачунарске технике I СИ- 208/209 (24.03.209.) Р е ш е њ е Задатак f(x, x 2, x 3 ) = (x + x x ) x (x x 2 + x ) + x x 2 x 3 f(x, x 2, x 3 ) = (x + x x ) (x x + (x )) 2 + x + x x 2

Више

Tutoring System for Distance Learning of Java Programming Language

Tutoring System for Distance Learning of Java Programming Language Niz (array) Nizovi Niz je lista elemenata istog tipa sa zajedničkim imenom. Redosled elemenata u nizovnoj strukturi je bitan. Konkretnom elementu niza pristupa se preko zajedničkog imena niza i konkretne

Више

Електротехнички факултет Универзитета у Београду Катедра за рачунарску технику и информатику Kолоквијум из Интелигентних система Колоквију

Електротехнички факултет Универзитета у Београду Катедра за рачунарску технику и информатику Kолоквијум из Интелигентних система Колоквију Електротехнички факултет Универзитета у Београду 19.11.017. Катедра за рачунарску технику и информатику Kолоквијум из Интелигентних система Колоквијум траје h. Напуштање сале дозвољено је након 1h. Употреба

Више

Logicko projektovanje racunarskih sistema I

Logicko projektovanje racunarskih sistema I PRIMERI SA PREDAVANJA 17 Beta asembler Zadatak 1. Posmatrajmo sledeću funkciju napisanu u programskom jeziku C, za računanje najvećeg zajedničkog delioca dva pozitivna cela broja: int gcd(int a, int b)

Више

Microsoft Word - 13pavliskova

Microsoft Word - 13pavliskova ПОДЗЕМНИ РАДОВИ 4 (5) 75-8 UDK 6 РУДАРСКО-ГЕОЛОШКИ ФАКУЛТЕТ БЕОГРАД YU ISSN 5494 ИЗВОД Стручни рад УПОТРЕБА ОДВОЈЕНОГ МОДЕЛА РЕГЕНЕРАЦИЈЕ ЗА ОДРЕЂИВАЊЕ ПОУЗДАНОСТИ ТРАНСПОРТНЕ ТРАКЕ Павлисковá Анна, Марасовá

Више

P9.1 Dodela resursa, Bojenje grafa

P9.1 Dodela resursa, Bojenje grafa Фаза доделе ресурса Ова фаза се у литератури назива и фазом доделе регистара, при чему се под регистрима подразумева скуп ресурса истог типа. Додела регистара променљивама из графа сметњи се обавља тзв.

Више

PowerPoint Presentation

PowerPoint Presentation + Fakultet organizacionih nauka Upravljanje razvojem IS MSc Ana Pajić Simović ana.pajic@fon.bg.ac.rs ANALIZA POSLOVNIH PROCESA BUSINESS PROCESS MANAGEMENT (BPM) PROCESS MINING + Business Process Management

Више

1, 2, 3, кодирај! Активности циклуса 4 Пројект «Аркадне игре» - Час 6: Програмирање падања новчића (наставак) Доминантна дисциплина Математикa Резиме

1, 2, 3, кодирај! Активности циклуса 4 Пројект «Аркадне игре» - Час 6: Програмирање падања новчића (наставак) Доминантна дисциплина Математикa Резиме 1, 2, 3, кодирај! Активности циклуса 4 Пројект «Аркадне игре» - Час 6: Програмирање падања новчића (наставак) Доминантна дисциплина Математикa Резиме Програмирање добијања награда омогућује ученицима да

Више

Microsoft PowerPoint - 10 PEK EMT Logicka simulacija 1 od 2 (2012).ppt [Compatibility Mode]

Microsoft PowerPoint - 10 PEK EMT Logicka simulacija 1 od 2 (2012).ppt [Compatibility Mode] ij Cilj: Dobiti što više informacija o ponašanju digitalnih kola za što kraće vreme. Metod: - Detaljni talasni oblik signala prikazati samo na nivou logičkih stanja. - Simulirati ponašanje kola samo u

Више

P3.2 Paralelno programiranje 2

P3.2 Paralelno programiranje 2 Paralelno programiranje II Analiza zavisnosti Struktura algoritma Pomoćne strukture Komunikacioni šabloni 1 4 Koraka paralelizacije programa 2 Evo algoritma. Gde je paralelizam? Dekompozicija zadataka

Више

1

1 Podsetnik: Statističke relacije Matematičko očekivanje (srednja vrednost): E X x p x p x p - Diskretna sl promenljiva 1 1 k k xf ( x) dx E X - Kontinualna sl promenljiva Varijansa: Var X X E X E X 1 N

Више

Ravno kretanje krutog tela

Ravno kretanje krutog tela Ravno kretanje krutog tela Brzine tačaka tela u reprezentativnom preseku Ubrzanja tačaka u reprezentativnom preseku Primer određivanja brzina i ubrzanja kod ravnog mehanizma Ravno kretanje krutog tela

Више

УНИВЕРЗИТЕТ У НИШУ ПРИРОДНО-МАТЕМАТИЧКИ ФАКУЛТЕТ Департман за рачунарске науке Писмени део испита из предмета Увод у рачунарство 1. [7 пое

УНИВЕРЗИТЕТ У НИШУ ПРИРОДНО-МАТЕМАТИЧКИ ФАКУЛТЕТ Департман за рачунарске науке Писмени део испита из предмета Увод у рачунарство 1. [7 пое УНИВЕРЗИТЕТ У НИШУ ПРИРОДНО-МАТЕМАТИЧКИ ФАКУЛТЕТ Департман за рачунарске науке 30.06.2018. Писмени део испита из предмета Увод у рачунарство 1. [7 поена] Методом МакКласкија минимизарити систем прекидачких

Више

Техничко решење: Метода мерења ефективне вредности сложенопериодичног сигнала Руководилац пројекта: Владимир Вујичић Одговорно лице: Владимир Вујичић

Техничко решење: Метода мерења ефективне вредности сложенопериодичног сигнала Руководилац пројекта: Владимир Вујичић Одговорно лице: Владимир Вујичић Техничко решење: Метода мерења ефективне вредности сложенопериодичног сигнала Руководилац пројекта: Владимир Вујичић Одговорно лице: Владимир Вујичић Аутори: Драган Пејић, Бојан Вујичић, Небојша Пјевалица,

Више

Орт колоквијум

Орт колоквијум Задатак 1 I колоквијум из Основа рачунарске технике I - надокнада - 008/009 (16.05.009.) Р е ш е њ е a) Пошто постоје вектори на којима се функција f не јавља и вектори на којима има вредност један, лако

Више

Edukacioni racunarski sistem

Edukacioni racunarski sistem ТРАНСЛАЦИЈА ИНСТРУКЦИЈА 1. Разматра се рачунарски систем у коме се извршавање одређене инструкције одвија у 6 фаза помоћу измењеног процесора са стандардном проточном обрадом (слика 1.). У процесор са

Више

PowerPoint Presentation

PowerPoint Presentation УВОД Дa би рaчунaри нa мрежи могли међусобно да кoмуницирaју и рaзмeњују пoдaткe, пoтрeбнo je: дa сe увeду ПРOТOКOЛИ (утврђeна прaвилa и процедуре за комуникацију) да постоје АДРEСE кoje су jeдинствeнe

Више

I колоквијум из Основа рачунарске технике I СИ- 2017/2018 ( ) Р е ш е њ е Задатак 1 Тачка А Потребно је прво пронаћи вредности функција f(x

I колоквијум из Основа рачунарске технике I СИ- 2017/2018 ( ) Р е ш е њ е Задатак 1 Тачка А Потребно је прво пронаћи вредности функција f(x I колоквијум из Основа рачунарске технике I СИ- / (...) Р е ш е њ е Задатак Тачка А Потребно је прво пронаћи вредности функција f(x, x, x ) и g(x, x, x ) на свим векторима. f(x, x, x ) = x x + x x + x

Више

P1.2 Projektovanje asemblera

P1.2 Projektovanje asemblera ПРОЈЕКТОВАЊЕ АСЕМБЛЕРА Асемблер Модули асемблера 1 Дефинисање новог лингвистичког нивоа превођењем Потребан преводилац алат који преводи програм написан на једном језику (на једном лингвистичком нивоу)

Више

Analiticka geometrija

Analiticka geometrija Analitička geometrija Predavanje 8 Vektori u prostoru. Skalarni proizvod vektora Novi Sad, 2018. Milica Žigić (PMF, UNS 2018) Analitička geometrija predavanje 8 1 / 11 Vektori u prostoru i pravougli koordinatni

Више

POSLOVNI INFORMACIONI SISTEMI I RA^UNARSKE

POSLOVNI INFORMACIONI SISTEMI  I RA^UNARSKE ZNAČAJ RAČUNARSKIH KOMUNIKACIJA U BANKARSKOM POSLOVANJU RAČUNARSKE MREŽE Računarske mreže su nastale kombinacijom računara i telekomunikacija dve tehnologije sa veoma različitom tradicijom i istorijom.

Више

Microsoft PowerPoint - 03-Slozenost [Compatibility Mode]

Microsoft PowerPoint - 03-Slozenost [Compatibility Mode] Сложеност алгоритама (Програмирање 2, глава 3, глава 4-4.3) Проблем: класа задатака истог типа Велики број различитих (коректних) алгоритама Величина (димензија) проблема нпр. количина података које треба

Више

RAČUNALO

RAČUNALO RAČUNALO HARDVER + SOFTVER RAČUNALO HARDVER strojna oprema računala tj. tvrdi, materijalni, opipljivi dijelovi računala kućište i sve komponente u njemu, vanjske jedinice SOFTVER neopipljivi dijelovi računala

Више

Studijski primer - Dijagrami toka podataka Softverski inženjering 1

Studijski primer - Dijagrami toka podataka Softverski inženjering 1 - Dijagrami toka podataka Softverski inženjering 1 Kada projektujemo sistem za obradu podataka sa brzim odzivom, možemo uočiti dve ključne grupe funkcija koje se opisuju dijagramima toka podataka: Funkcije

Више

СТРАХИЊА РАДИЋ КЛАСИФИКАЦИJА ИЗОМЕТРИJА И СЛИЧНОСТИ Према књизи [1], свака изометриjа σ се може представити ком позици - jом неке транслациjе за векто

СТРАХИЊА РАДИЋ КЛАСИФИКАЦИJА ИЗОМЕТРИJА И СЛИЧНОСТИ Према књизи [1], свака изометриjа σ се може представити ком позици - jом неке транслациjе за векто СТРАХИЊА РАДИЋ КЛАСИФИКАЦИJА ИЗОМЕТРИJА И СЛИЧНОСТИ Према књизи [1], свака изометриjа σ се може представити ком позици - jом неке транслациjе за вектор a (коjи може бити и дужине нула) и неке изометриjе

Више

ЛИНЕАРНА ФУНКЦИЈА ЛИНЕАРНА ФУНКЦИЈА у = kх + n А утврди 1. Које од наведених функција су линеарне: а) у = 2х; б) у = 4х; в) у = 2х 7; г) у = 2 5 x; д)

ЛИНЕАРНА ФУНКЦИЈА ЛИНЕАРНА ФУНКЦИЈА у = kх + n А утврди 1. Које од наведених функција су линеарне: а) у = 2х; б) у = 4х; в) у = 2х 7; г) у = 2 5 x; д) ЛИНЕАРНА ФУНКЦИЈА ЛИНЕАРНА ФУНКЦИЈА у = kх + n А утврди 1. Које од наведених функција су линеарне: а) у = х; б) у = 4х; в) у = х 7; г) у = 5 x; д) у = 5x ; ђ) у = х + х; е) у = x + 5; ж) у = 5 x ; з) у

Више

Microsoft Word - CAD sistemi

Microsoft Word - CAD sistemi U opštem slučaju, se mogu podeliti na 2D i 3D. 2D Prvo pojavljivanje 2D CAD sistema se dogodilo pre više od 30 godina. Do tada su inženjeri koristili table za crtanje (kulman), a zajednički jezik komuniciranja

Више

PRIRODNO MATEMATIČKI FAKULTET U NIŠU DEPARTMAN ZA RAČUNARSKE NAUKE Utorak, godine PRIJEMNI ISPIT IZ INFORMATIKE 1. Koja od navedenih ekste

PRIRODNO MATEMATIČKI FAKULTET U NIŠU DEPARTMAN ZA RAČUNARSKE NAUKE Utorak, godine PRIJEMNI ISPIT IZ INFORMATIKE 1. Koja od navedenih ekste PRIRODNO MATEMATIČKI FAKULTET U NIŠU DEPARTMAN ZA RAČUNARSKE NAUKE Utorak, 5.06.019. godine PRIJEMNI ISPIT IZ INFORMATIKE 1. Koja od navedenih ekstenzija se najčešće koristi za tekstualne datoteke? a)

Више

Microsoft PowerPoint - Timer0 16F887.ppt [Compatibility Mode]

Microsoft PowerPoint - Timer0 16F887.ppt [Compatibility Mode] TAJMERI I BROJAČI: PIC16F887 PIC 16F887 mikrokontroler ima tri tajmera/brojača: 8 - bitni tajmer/brojač (registar TMR0) 16 - bitni tajmer/brojač (registar TMR1H TMR1L) 8 - bitni tajmer/brojač (registar

Више

Microsoft PowerPoint - OMT2-razdvajanje-2018

Microsoft PowerPoint - OMT2-razdvajanje-2018 OSNOVE MAŠINSKIH TEHNOLOGIJA 2 TEHNOLOGIJA PLASTIČNOG DEFORMISANJA RAZDVAJANJE (RAZDVOJNO DEFORMISANJE) Razdvajanje (razdvojno deformisanje) je tehnologija kod koje se pomoću mašine i alata u zoni deformisanja

Више

PowerPoint Presentation

PowerPoint Presentation Колоквијум # задатак подељен на 4 питања: теоријска практична пишу се програми, коначно решење се записује на папиру, кодови се архивирају преко сајта Инжењерски оптимизациони алгоритми /3 Проблем: NLP:

Више

TEORIJA SIGNALA I INFORMACIJA

TEORIJA SIGNALA I INFORMACIJA Multiple Input/Multiple Output sistemi MIMO sistemi Ulazi (pobude) Izlazi (odzivi) u 1 u 2 y 1 y 2 u k y r Obrada=Matematički model Načini realizacije: fizički sistemi (hardware) i algoritmi (software)

Више

3.Kontrlne (upravlja~ke) strukture u Javi

3.Kontrlne (upravlja~ke) strukture u Javi Објектно орјентисано програмирање Владимир Филиповић vladaf@matf.bg.ac.rs Александар Картељ kartelj@matf.bg.ac.rs Низови у програмском језику Јава Владимир Филиповић vladaf@matf.bg.ac.rs Александар Картељ

Више

Microsoft PowerPoint - Programski_Jezik_C_Organizacija_Izvornog_Programa_I_Greske [Compatibility Mode]

Microsoft PowerPoint - Programski_Jezik_C_Organizacija_Izvornog_Programa_I_Greske [Compatibility Mode] Programski jezik C organizacija izvornog programa Prevođenje Pisanje programa izvorni program Prevođenje programa izvršni program Izvršavanje programa rezultat Faze prevođenja Pretprocesiranje Kompilacija

Више

Drugi kolokvij iz predmeta Operacijski sustavi 2. srpnja Napomene: PISATI ČITKO! Zadatke 7-10 rješavati na ovom papiru ili uz njih napisati "na

Drugi kolokvij iz predmeta Operacijski sustavi 2. srpnja Napomene: PISATI ČITKO! Zadatke 7-10 rješavati na ovom papiru ili uz njih napisati na Drugi kolokvij iz predmeta Operacijski sustavi 2. srpnja 2019. Napomene: PISATI ČITKO! Zadatke 7-10 rješavati na ovom papiru ili uz njih napisati "na papirima". 1. (2) Opisati pristupni sklop za izravni

Више

9. : , ( )

9.  :  ,    ( ) 9. Динамика тачке: Енергиjа, рад и снага (први део) др Ратко Маретић др Дамир Мађаревић Департман за Техничку механику, Факултет техничких наука Нови Сад Садржаj - Шта ћемо научити (1) 1. Преглед литературе

Више

My_P_Red_Bin_Zbir_Free

My_P_Red_Bin_Zbir_Free БИНОМНА ФОРМУЛА Шт треба знати пре почетка решавања задатака? I Треба знати биному формулу која даје одговор на питање чему је једнак развој једног бинома када га степенујемо са бројем 0 ( ) или ( ) 0!,

Више

Microsoft PowerPoint - Programski_Jezik_C_Organizacija_Izvrsnog_Programa [Compatibility Mode]

Microsoft PowerPoint - Programski_Jezik_C_Organizacija_Izvrsnog_Programa [Compatibility Mode] Организација извршног програма (Марић, Јаничић: Програмирање 1, 9.3.3) Извршавање програма После успешног превођења (претпроцесирања, компилације, повезивања) програм може да се изврши Извршавање се захтева

Више

Slide 1

Slide 1 OSNOVNI POJMOVI Naredba je uputa računalu za obavljanje određene radnje. Program je niz naredbi razumljivih računalu koje rješavaju neki problem. Pisanje programa zovemo programiranje. Programski jezik

Више

08 RSA1

08 RSA1 Преглед ЗАШТИТА ПОДАТАКА Шифровање јавним кључем и хеш функције RSA алгоритам Биће објашњено: RSA алгоритам алгоритам прорачунски аспекти ефикасност коришћењем јавног кључа генерисање кључа сигурност проблем

Више

PROGRAMIRANJE Program je niz naredbi razumljivih računalu koje rješavaju neki problem. Algoritam je postupak raščlanjivanja problema na jednostavnije

PROGRAMIRANJE Program je niz naredbi razumljivih računalu koje rješavaju neki problem. Algoritam je postupak raščlanjivanja problema na jednostavnije PROGRAMIRANJE Program je niz naredbi razumljivih računalu koje rješavaju neki problem. Algoritam je postupak raščlanjivanja problema na jednostavnije korake. Uz dobro razrađen algoritam neku radnju ćemo

Више

Vezbe_AOR1_2014_V1.0

Vezbe_AOR1_2014_V1.0 АРХИТЕКТУРА И ОРГАНИЗАЦИЈА РАЧУНАРА 1 Верзија 2014 1.0 САДРЖАЈ Садржај... 3 Кеш меморија (Cache Memory)... 5 Задатак 1.... 5 Задатак 2.... 6 Задатак 3.... 9 Задатак 4.... 12 Задатак 5.... 15 Задатак 6....

Више

Microsoft PowerPoint - OOPpredavanja05 [Compatibility Mode]

Microsoft PowerPoint - OOPpredavanja05 [Compatibility Mode] OBJEKTNO ORIJENTISANO PROGRAMIRANJE PREDAVANJE 5 OBJEKTI U INTERAKCIJI Miloš Kovačević Đorđe Nedeljković 1 /25 OSNOVNI KONCEPTI - Abstrakcija - Modularizacija - Objektne reference - Klasni dijagram - Objektni

Више

ЕНЕРГЕТСКИ ТРАНСФОРМАТОРИ

ЕНЕРГЕТСКИ ТРАНСФОРМАТОРИ Универзитет у Београду, Електротехнички факултет, Катедра за енергетске претвараче и погоне ЕНЕРГЕТСКИ ТРАНСФОРМАТОРИ (3Е3ЕНТ) Јул 9. Трофазни уљни енергетски трансформатор са номиналним подацима: 4 V,

Више

Matematka 1 Zadaci za vežbe Oktobar Uvod 1.1. Izračunati vrednost izraza (bez upotrebe pomoćnih sredstava): ( ) [ a) : b) 3 3

Matematka 1 Zadaci za vežbe Oktobar Uvod 1.1. Izračunati vrednost izraza (bez upotrebe pomoćnih sredstava): ( ) [ a) : b) 3 3 Matematka Zadaci za vežbe Oktobar 5 Uvod.. Izračunati vrednost izraza bez upotrebe pomoćnih sredstava): ) [ a) 98.8.6 : b) : 7 5.5 : 8 : ) : :.. Uprostiti izraze: a) b) ) a b a+b + 6b a 9b + y+z c) a +b

Више

RAČUNARSKI SISTEM Ne postoji jedinstvena definicija pojma računarski sistem. Računarski sistem predstavlja skup mašina i pridruženih metoda (realizova

RAČUNARSKI SISTEM Ne postoji jedinstvena definicija pojma računarski sistem. Računarski sistem predstavlja skup mašina i pridruženih metoda (realizova RAČUNARSKI SISTEM Ne postoji jedinstvena definicija pojma računarski sistem. Računarski sistem predstavlja skup mašina i pridruženih metoda (realizovanih u obliku softvera) organizovanih radi vršenja automatske

Више

VIK-01 opis

VIK-01 opis Višenamensko interfejsno kolo VIK-01 Višenamensko interfejsno kolo VIK-01 (slika 1) služi za povezivanje različitih senzora: otpornog senzora temperature, mernih traka u mostnoj vezi, termopara i dr. Pored

Више

Slide 1

Slide 1 Катедра за управљање системима ТЕОРИЈА СИСТЕМА Предавањe 2: Основни појмови - систем, модел система, улаз и излаз UNIVERSITY OF BELGRADE FACULTY OF ORGANIZATIONAL SCIENCES План предавања 2018/2019. 1.

Више

Microsoft Word - Novi proizvod - Sistem za komunikaciju 720 v1.doc

Microsoft Word - Novi proizvod - Sistem za komunikaciju 720 v1.doc ТЕХНИЧКО РЕШЕЊЕ Нови производ: Једносмерна дистрибуција напона као оптимално решење коришћења енергије алтернативних извора Руководилац пројекта: Живанов Љиљана Одговорно лице: Лазић Мирослав Аутори: Лазић

Више

P1.0 Uvod

P1.0 Uvod Системска програмска подршка у реалном времену 1 Миодраг Ђукић miodrag.djukic@rt-rk.uns.ac.rs www.rt-rk.uns.ac.rs 1 Системска програмска подршка у реалном времену 1 програмска подршка = софтвер Системски

Више

PowerPoint Presentation

PowerPoint Presentation Tehnička škola 9. maj Bačka Palanka Programiranje III razred Tok izvršavanja programa Tok izvršavanja programa Dosadašnji kod se izvršavao praktično linearno. Nije postojala nikakva uslovna ili brojačka

Више

Програмирај!

Програмирај! Листе Поред појединачних вредности исказаних бројем или ниском карактера, често је потребно забележити већи скуп вредности које су на неки начин повезане, као, на пример, имена у списку путника у неком

Више

РЕПУБЛИКА СРПСКА МИНИСТАРСТВО ПРОСВЈЕТЕ И КУЛТУРЕ РЕПУБЛИЧКИ ПЕДАГОШКИ ЗАВОД Милоша Обилића 39 Бањалука, Тел/факс 051/ , 051/ ; p

РЕПУБЛИКА СРПСКА МИНИСТАРСТВО ПРОСВЈЕТЕ И КУЛТУРЕ РЕПУБЛИЧКИ ПЕДАГОШКИ ЗАВОД Милоша Обилића 39 Бањалука, Тел/факс 051/ , 051/ ;   p РЕПУБЛИКА СРПСКА МИНИСТАРСТВО ПРОСВЈЕТЕ И КУЛТУРЕ РЕПУБЛИЧКИ ПЕДАГОШКИ ЗАВОД Милоша Обилића 9 Бањалука, Тел/факс 01/40-110, 01/40-100; e-mail : pedagoski.zavod@rpz-rs.org Датум: 8.04.018. Републичко такмичење

Више

PowerPoint Presentation

PowerPoint Presentation Nedjelja 6 - Lekcija Projiciranje Postupci projiciranja Projiciranje je postupak prikazivanja oblika nekog, u opštem slučaju trodimenzionalnog, predmeta dvodimenzionalnim crtežom. Postupci projiciranja

Више

KATALOG ZNANJA IZ INFORMATIKE

KATALOG ZNANJA IZ INFORMATIKE KATALOG ZNANJA IZ INFORMATIKE Nacionalni savjet za obrazovanje je na 27. sjednici održanoj 17. marta 2014. godine utvrdio izmjene predmetnoga programa INFORMATIKA za I razred gimnazije. Na zahtijev Pedagoško-psihološke

Више

Microsoft Word - 4.Ee1.AC-DC_pretvaraci.10

Microsoft Word - 4.Ee1.AC-DC_pretvaraci.10 AC-DC ПРЕТВАРАЧИ (ИСПРАВЉАЧИ) Задатак 1. Једнофазни исправљач са повратном диодом, са слике 1, прикључен на напон 1 V, 5 Hz напаја потрошач велике индуктивности струјом од 1 А. Нацртати таласне облике

Више

Динамика крутог тела

Динамика крутог тела Динамика крутог тела. Задаци за вежбу 1. Штап масе m и дужине L се крајем А наслања на храпаву хоризонталну раван, док на другом крају дејствује сила F константног интензитета и правца нормалног на штап.

Више

Microsoft PowerPoint - Predavanje3.ppt

Microsoft PowerPoint - Predavanje3.ppt Фрактална геометрија и фрактали у архитектури функционални системи Улаз Низ правила (функција F) Излаз Фрактална геометрија и фрактали у архитектури функционални системи Функционални систем: Улаз Низ правила

Више

Република Србија МИНИСТАРСТВО ПРОСВЕТЕ, НАУКЕ И ТЕХНОЛОШКОГ РАЗВОЈА ЗАВОД ЗА ВРЕДНОВАЊЕ КВАЛИТЕТА ОБРАЗОВАЊА И ВАСПИТАЊА ЗАВРШНИ ИСПИТ НА КРАЈУ ОСНОВН

Република Србија МИНИСТАРСТВО ПРОСВЕТЕ, НАУКЕ И ТЕХНОЛОШКОГ РАЗВОЈА ЗАВОД ЗА ВРЕДНОВАЊЕ КВАЛИТЕТА ОБРАЗОВАЊА И ВАСПИТАЊА ЗАВРШНИ ИСПИТ НА КРАЈУ ОСНОВН Република Србија МИНИСТАРСТВО ПРОСВЕТЕ, НАУКЕ И ТЕХНОЛОШКОГ РАЗВОЈА ЗАВОД ЗА ВРЕДНОВАЊЕ КВАЛИТЕТА ОБРАЗОВАЊА И ВАСПИТАЊА ЗАВРШНИ ИСПИТ НА КРАЈУ ОСНОВНОГ ОБРАЗОВАЊА И ВАСПИТАЊА школска 2017/2018. година

Више

ФАКУЛТЕТ ОРГАНИЗАЦИОНИХ НАУКА

ФАКУЛТЕТ  ОРГАНИЗАЦИОНИХ  НАУКА Питања за усмени део испита из Математике 3 I. ДИФЕРЕНЦИЈАЛНЕ ЈЕДНАЧИНЕ 1. Појам диференцијалне једначине. Пикарова теорема. - Написати општи и нормални облик диференцијалне једначине првог реда. - Дефинисати:

Више

Microsoft Word - 4.Ucenik razlikuje direktno i obrnuto proporcionalne velicine, zna linearnu funkciju i graficki interpretira n

Microsoft Word - 4.Ucenik razlikuje direktno i obrnuto proporcionalne velicine, zna linearnu funkciju i graficki interpretira n 4. UČENIK RAZLIKUJE DIREKTNO I OBRNUTO PROPORCIONALNE VELIČINE, ZNA LINEARNU FUNKCIJU I GRAFIČKI INTERPRETIRA NJENA SVOJSTVA U fajlu 4. iz srednjeg nivoa smo se upoznali sa postupkom rada kada je u pitanju

Више

06 Poverljivost simetricnih algoritama1

06 Poverljivost simetricnih algoritama1 ЗАШТИТА ПОДАТАКА Симетрични алгоритми заштите поверљивост симетричних алгоритама Преглед биће објашњено: коришћење симетричних алгоритама заштите како би се заштитила поверљивост потреба за добрим системом

Више

Slide 1

Slide 1 Анализа електроенергетских система -Прорачун кратких спојева- Кратак спој представља поремећено стање мреже, односно поремећено стање система. За време трајања кратког споја напони и струје се мењају са

Више

Teorija skupova - blog.sake.ba

Teorija skupova - blog.sake.ba Uvod Matematika je jedan od najomraženijih predmeta kod većine učenika S pravom, dakako! Zapitajmo se šta je uzrok tome? Da li je matematika zaista toliko teška, komplikovana? Odgovor je jednostavan, naravno

Више

PowerPoint Presentation

PowerPoint Presentation Prof. dr Pere Tumbas Prof. dr Predrag Matkovid Identifikacija i izbor projekata Održavanje sistema Inicijalizacija projekata i planiranje Implementacija sistema Dizajn sistema Analiza sistema Faze životnog

Више