Microsoft PowerPoint - 12 PAIK Planiranje rasporeda modula (2016) [Compatibility Mode]

Транскрипт

1 Integrisana kola sa mešovitim signalima Projektovanje analognih integrisanih kola Prof. Dr Predrag Petković, Dejan Mirković Katedra za elektroniku Elektronski fakultet Niš Sadržaj: I. Uvod II. Lejaut analognih modula III. Projektovanje CMOS operacionih pojačavača IV. Planiranje rasporeda modula 1 2 Projektovanje analognih integrisanih kola Sadržaj: IV Planiranje razmeštaja modula 4.1. Izbor kućišta Tipovi kućišta 4.2. Globalni lejaut integrisanih kola Uticaj rasporeda stopica Uticaj toka signala Uticaj tipa signala Ulazno/izlazni baferi na blokovima Prostor između blokova Cilj: Planirani raspored treba da omogući logičan protok signala između blokova po najkraćim vezama. Metod: - Prati raspored stopica - Prati tok signala - Prati tip signala 3 4

2 - Ostavi dovoljno prostora između blokova i - Na ulazima/izlazima bloka postavi bafere 5 6 Bond dijagram Ilustruje vezu između stopica na peletu i pinova integrisanog kola (šta sa čim povezati i kako) Specifičan za svako kućište Bond dijagram Šta nije dobro? Raspored stopica nije ravnomeran: Na gornjoj (severnoj) strani je pet stopica, dok su na levoj (zapadnoj) i desnoj (istočnoj) po tri. 7 8

3 Bond dijagram Šta nije dobro? Povezivanje pinova 2, 10 i 11 sa stopicama zahteva duge žice za bondiranje Žica kojom se povezuje pin 10 sa stopicom velikom dužinom preklapa pelet opsanost kontakta sa silicijumom, nedopustivo velika kapacitivna sprege između tog signala i osnove (supstrata). 9 Bond dijagram Šta nije dobro? Žica za bondiranje pina 11 mora da se postavi pod velikim uglom: Rizik od kratkog spoja na stopici vezanoj za pin 10. Treba rasporediti stopice tako da se ni jedna žica za bondiranje ne vezuje pod većim uglom od ±45 o u odnosu na simetralu stopice 10 Bond dijagram Šta nije dobro? Stopice sa donje strane, vezane za pinove 3, 4,5 i 6 nepotrebno su približene. Opasnost od neželjenog kratkog spoja tokom bondiranja. jaka kapacitivna i induktivna veza između signala koji su povezani za ove pinove. Bond dijagram bolje rešenje 11 12

4 Bond dijagram Tipovi kućišta: Through Hole Package 13 Tipovi kućišta: Surfice Monted Devices 14 Tipovi kućišta: 15 16

5 Tipovi kućišta: Tipovi kućišta: Projektanti moraju u što ranijoj fazi projektovanja da odluče u kom će se kućištu montirati integrisano kolo. Od izbora kućišta zavise mnoge druge odluke. Izbor kućišta zavisi od broja stopica (fiksan) veličine peleta (prostor ograničen) namene 19 20

6 U VF primenama izuzetno je važno izabrati kućište sa što manjim parazitnim impedansama (male otpornosti kontakata i male dimenzije). Kada je u pitanju temperaturski i mehanički radni režim kola, na raspolaganju su keramička ili plastična kućišta. Cene kućišta usklađene su sa njihovim karakteristikama, tako da se odnos između najjeftinijih i najskupljih kreće u opsegu 1: Uticaj na izgled i dimenzije peleta 22 Tipovi kućišta: ck_types.html 23 24

7 Tipovi stopica pad limited core limited stopice pad limited Ušteda u površini core limited Ušteda u površini 27 28

8 Planiranje rasporeda odnosi se na razmeštaj blokova unutar jezgra čipa. Podrazumeva se da je unutar bloka postignut optimalni raspored. Pre početka planiranja, neophodno je dobro upoznati funkciju svakog bloka, a naročito sa stanovišta tipa signala koji se u njemu obrađuje. 29 Sve signale treba okarakterisati prema: domenu (analogni, digitalni) veličini (velika, srednja, mala snaga) frekvenciji (DC, spori, brzi, veoma brzi). osetljivosti (ne osetljivi, osetljivi na preslušavanje, osetljivi na temeraturu,..) 30 Razmisliti o prioritetima projekta: ukoliko postoji deo koji je generator šuma (digitalni na visokim frekvencijama) treba ga udaljiti od blokova koji su osetljivi na šumove. delove koji su osetljivi na promenu temperature treba udaljiti od blokova u kojima se obrađuju signali veće snage jer će se oni više zagrevati 31 Ne postoji generalno pravilo. Pratiti logiku o koegzistenciji blokova. One koji se po nekim kriterijumima ne trpe, treba maksimalno udaljiti. Blokove koji rade u približno istim uslovima (ista frekvencija takta, domen i snaga signala) treba grupisati 32

9 Primer: 33 Primer: Napraviti globalni raspored u kolu koje se sastoji od sledećih blokova: ADC, DIGFIL, DSP, CONTROL i DAC. Broj veza između pojedinih blokova prikazan je sa (ADC, CONTROL, 3), (ADC, DIGFIL, 4), (DAC, CONTROL, 3), (DAC, DIGFIL, 4), (CONTROL, DIGFIL, 3), (CONTROL, DSP, 2), (DIGFIL, DSP, 8). 34 Primer: Kolo ima pet ulaznih (u1, u2, u3, u4, u5) i pet izlaznih stopica (i1, i2, i3, i4, i5) i po tri para stopica za napajanje (VDD1, VSS1; VDD2, VSS2; VDD3, VSS3). Zahteva se da svi ulazni pinovi budu sa jedne, a izlazni sa druge strane kućišta integrisanog kola. Primer: Uticaj rasporeda stopica 35 36

10 Primer: Uticaj rasporeda stopica Primer: Uticaj rasporeda stopica Primer: Uticaj rasporeda stopica Primer: Uticaj rasporeda stopica Svaka ulazno/izlazna stopica mora da ima odgovarajuće napajanje i zaštitu od elektrostatičkog pražnjenja

11 Primer: Uticaj rasporeda stopica Recimo da se blok ADC napaja preko VDD1 i VSS1 i da su za njega vezana 4 ulazna pina u1, u2, u3 i u4; Blok DAC napaja se preko VDD2 i VSS2, za njega su vezana dva izlazna pina i1 i i2, Ostali blokovi napajaju se preko VDD3 i VSS3, a za njih su vezani izlazni pinovi i3, i4 i i5, kao i ulazni pin u5. Primer: Uticaj rasporeda stopica Recimo da se blok ADC napaja preko VDD1 i VSS1 i da su za njega vezana 4 ulazna pina u1, u2, u3 i u4; Blok DAC napaja se preko VDD2 i VSS2, za njega su vezana dva izlazna pina i1 i i2, Ostali blokovi napajaju se preko VDD3 i VSS3, a za njih su vezani izlazni pinovi i3, i4 i i5, kao i ulazni pin u Primer: Uticaj rasporeda stopica Recimo da se blok ADC napaja preko VDD1 i VSS1 i da su za njega vezana 4 ulazna pina u1, u2, u3 i u4; Blok DAC napaja se preko VDD2 i VSS2, za njega su vezana dva izlazna pina i1 i i2, Ostali blokovi napajaju se preko VDD3 i VSS3, a za njih su vezani izlazni pinovi i3, i4 i i5, kao i ulazni pin u5. 43 Primer: Uticaj toka signala Blok CTRL povezan sa svim ostalim blokovima, tako da je logično da se on nađe u sredini jezgra čipa. raspored zasnovan isključivo na broju veza između blokova 44

12 Primer: Uticaj toka signala Šta radi kolo: 4 analogna signala, dolaze preko preko ADC bloka, konvertuju se u digitalne signale, obrađuju se u digitalnom obliku, zatim se konvertuju ponovo u analogne signale. 45 Primer: Uticaj toka signala Kako radi kolo: ADC blok se napaja sa VDD1/VSS1, DAC blok sa VDD2/VSS2, Digitalni blokovi CTRL, DIGFIL i DSP napajaju se preko VDD3/VSS3. ADC, odnosno DAC konverzija zasnovana je na Σ modulaciji tako da zahteva digitalni decimacioni, odnosni interpolacioni filtar koji LEDA -radi Laboratory na for većoj Electronic Design frekvenciji Automation od DSP bloka 46 Primer: Uticaj toka signala digitalni su fleksibilni 47 Primer: Uticaj toka signala Vidi se da je broj veza između CTRL i DIGFIL povećan za dve, koje se prosleđuju do DSP bloka. Povećan je broj veza između DIGFIL i DSP bloka sa 8 na 10. Dobijen je simetričan razmeštaj u kome su razdvojeni delovi koji rade sa većom i manjom frekvencijom takta 48

13 Primer: Uticaj toka signala i rasporeda stopica Primer: Uticaj toka signala i rasporeda stopica Neophodna korekcija kojom će se obezbediti da veza između prstena za napajanje za blokove ADC, DAC i digitalnih blokova ne bude suviše komplikovana Primer: Uticaj toka signala i rasporeda stopica Neophodna korekcija kojom će se obezbediti da veza između prstena za napajanje za blokove ADC, DAC i digitalnih blokova ne bude suviše komplikovana. 51 Primer: Uticaj tipa signala Pretpostavimo da se radi o kolu kod koga je od izuzetnog značaja da se upare kako oba ulazna analogna kanala, tako i izlazni kanali. To zahteva da se prioriteti u projektovanju menjaju. Ukoliko se radi o izuzetno osetljivim signalima, tada dimenzija čipa ne predstavlja ključni prioritet već je to pouzdanost i funkcija koju kolo obavlja. 52

14 Primer: Uticaj tipa signala Primer: Uticaj tipa signala Kada se radi o vrlo malim analognim ulaznim signalima, ponekad je nedopustivo da se dozvoli ma kakav gubitak signala unutar čipa. Neophodno je da se oni što pre pojačaju Globalni lejaut integrisanih Pojačavači kola Primer: Uticaj tipa signala Primer: Uticaj tipa signala Kada se radi o vrlo malim analognim ulaznim signalima može se odstupiti od primene klasičnih analognih stopica. 55 Pojačavači Kada se radi o vrlo malim analognim ulaznim signalima mogu se između stopica ubaciti pretpojačavači kojima će se ulazni signali pojačati. 56

15 4.3 Ulazno/izlazni baferi na blokovima Tek kada je poznat međusoban položaj pojedinih blokova, može se preći na projektovanje samih blokova. Od njihovog međusobnog položaja zavisi sa koje strane treba rasporediti pojedine pinove kako bi veze između blokova bile minimalne. Uvek treba voditi računa o tipovima signala preko kojih pojedini blokovi komuniciraju i obezbediti potrebne uslove (fan-out, pojačanje, ulaznu impedansu,..) Ulazno/izlazni baferi na blokovima Treba voditi računa o nazivima pojedinih signala. Ukoliko se signal takta u dva bloka nazove CLOCK, a njihove frekvencije se razlikuju, velika je verovatnoća da dođe do grške, naročito ako se povezivanje obavlja automatski Ulazno/izlazni baferi na blokovima Treba voditi računa o nazivima pojedinih signala. 4.3 Ulazno/izlazni baferi na blokovima Korisno je da se signali van blokova nazovu drugačije od signala unutar blokova Pretpostavimo da se u CTRL bloku generišu signali takta c i c1 kojima treba pobuđivati blokove DIGFIL i DSP respektivno. Unutar ovih blokova signal takta nazvan je c

16 4.4 Prostor između blokova Korisno ostaviti dovoljno prostora između blokova da između njih mogu da prođu i najšire potrebne veze. Svaki blok treba sagledati globalno: kolika je maksimalna struja napajanja, koliko je opterećenje analognih blokova (koliku struju moraju da obezbede na izlazu), koliku minimalnu ulaznu otpornost moraju imati blokovi, Prostor između blokova U želji da projektuju čip što manjih dimenzija, početnici često greše u predviđenim širinama globalnih veza. Bolje je predvideti u startu veću dimenziju čipa i na osnovu nje proračunati potrebna sredstva za njegovu izradu, nego krenuti sa minimalnim dimenzijama i cenom, pa u toku razvoja projekta povećavati površinu, odnosno tražiti povećanje budžeta 62 Projektovanje analognih integrisanih kola Uticaj skaliranja dimenzija na veličinu čipa i odnos cena/površina kod analignih integrisanih kola Projektovanje analognih integrisanih kola Šta smo naučili? Šta se očekuje da znamo? 1. Cilj i metodi planiranja rasporeda. 2. Od čega zavisi izbor kućišta? 3. Objasniti izbor tipa stopica

17 Projektovanje analognih integrisanih kola Projektovanje analognih integrisanih kola Šta se očekuje da znamo? 1. Šta je bond dijagram? 2. Međusobni odnos pinova na kućištu, stopica, peleta i jezgra čipa (skica). 3. Tipovi signala sa stanovišta rasporeda ćelija. 4. Uticaj rasporeda stopica na globalni razmeštaj. Sledeće nedelje Rekapitulacija Odgovori na pitanja/ Konsultacije Izrada projekta 5. Uticaj toka signala na globalni razmeštaj. 6. Uticaj tipa signala na globalni razmeštaj. 65